• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1986005049A1
    申请号:PCT/JP1986/000066
    申请日:1986-02-14
    公开日:1986-08-28
    发明作者:Shinichi Sano；Yasuhito Takeuchi；Yoshiro Tamezumi；Takao Higashiizumi；Tsuyoshi Kakizawa
    申请人:Yokogawa Medical Systems, Ltd.；
    IPC主号:H03K19-00
    专利说明:
    [0001] 明 細 書
    [0002] マ卜リックススィッチ回路
    [0003] 〔技術分野〕
    [0004] 本発明は、 フヱィズドアレイセクタ走査型超音波診断装置におけるディレイマップ 形成装置として用いるのに好適なマ卜リックススイッチ回路に関する。
    [0005] 〔背景技術〕
    [0006] フェイズドアレイセクタ走査型超音波診断装置は、 複数の超音波振動子のアレイで
    [0007] ' 構成される超音波卜ランスデューサを被検体に接触させ、 超音波ビームを被検体内に セクタ走査を行うように煩次角度を変えて発射し、 そのエコー信号を処理して被検体 内部の断層像を得るものである。 ここで、 複数の超音波振動子からの各エコー受信信 号は、 遅延時間が個々の受信信号毎に制御されるディレイマップを介して位相合わせ が行われ、 超音波ビームの発射方向に合せた受波指向性の合成が行われる。 このよう なディレイマップ形成装置は、 マトリツクススィツチにタツプ付遅延回路を組合せて
    [0008] - 構成される。 ， ' ·
    [0009] 第 1 0図は、 ディレイマップ形成装置を構成するのに用いられている従来のマ卜リ ックススイッチのブロック図である。 図において、 1はアドレス信号をデコードする アドレスデコーダ、 2はアドレスデコーダ 1からデコードされたアドレスが与えられ るコントロールメモリ、 3はコントロールメ½リ 2からの信号によって制御されるァ ナログスィッチアレイである。 ここでは、 8 x 8マ卜リックススイッチを用いた場合
    [0010] - を示している。 アドレスデコーダ 1には、 コントロールメモリ 2のアドレスイネープ ル信号 A Eと、 アドレス信号 AO A2 が印加されている。 コントロールメモリ 2は、 例えばランダムアクセスメモリのような書替え可能のメモリで構成され、 アドレスデ コーダ Ίが指定するアドレスに、 データ D O D 7 がアドレスイネ一アル信号に従つ て書込まれるようになつている。 アドレスラインは 8本あり、 これらのアドレスライ ンにそれぞれ 8個のデータ D O D 7 が書込まれることにより、 コン卜ロールメモリ 2には 6 4個のデータが記億される。 又、 マスタリセッ卜信号 M Rによって、 全メモ リ内容がリセットされるようになっている。 アナログスィッチアレイ 3は、 鋭ライン (ジャンクタ） と横ライン （ライン） の各交点にマ卜リクス状に配證された複数個 (ここでは 6 4個） のスィッチで構成されており、 各スィッチが、 コン卜ロールメモ リ 2から与えられる 1 ： 1 に対応するメモリ値に応じてオン， オフ （入ノ切） するよ うに構成されている。 尚、 図の VDD, VEE, V ssは電源電圧を示している。
    [0011] ジャンクタ J O 〜 J 7 とライン L0 〜し 7 のいずれか一方には複数の超音波振動子 の個々のエコー受信信号が導かれ、 他方は図示しないタップ付遅延回路の各タップに 接続される。 コントロールメモリ 2に所望のディレイマ プデータを書込んで、 アナ ログスィッチアレイ 3の各スィッチの入 Z切状態を定めることにより、 複数の超音波 振動子のエコー受信信号に、 所望の受波指向性に合せた遅延時間が与えられる。 このような構成の従来のマ卜リクススイッチ回路においては、 コントロールメモリ 2の内容により、 ラインとジャンクタ間の入 Z切を行うものであるために、 コント口 ールメモリ 2の内容を書き換えている最中も、 書替え途中の内容に応じたマ卜リクス スィッチの入 Z切が行われる。 しかし、 コントロールメモリ 2の内容は、 全部のデー タの書き換えが終わらないうちは意味をなさないので、 コントロールメモリ 2を書き 換えている間は インあるいはジャンクタの信号の流通を止めておく必要がある。 超音波ビームのセクタスキャンに合せて受波指向性を照次切換えるために、 コン卜 ロールメモリ 2のデータは第 1 1図のように、 エコー信号を一回受信するたびに書替 えられる。 すなわち、 あるディレイマップで時刻 t 1 から t 2 までエコー信号を受信 したとすると、 その後時刻 t 2 から t 3 までの間は、 超音波の送波もエコーの受信も 停止して、 次の回のエコー受信の指向性に合せてコントロールメモリ 2のデータ書替 えを行う。 コントロールメモリ 2の書替えに要する時間は、 例えば、- 8 x 8マ卜リッ クススイッチを 1 0 0個組合せて合計で 6 4 0 0個のスィッチを利用する場合、 約 4 0 s である。 これは、 一回のエコー受信時間が約 2〇0 s であるのと比べるか なり大きな時間の消費であり、 それだけ超音波送受信の繰返しレー卜の高速化を阻害 している。
    [0012] 〔発明の開示〕
    [0013] 本発明の目的は、 コントロールメモリの内容の書き換えが、 ラインとジャンクタの 入 Z切状態に影響を与えることなく行え、 このためラインとジャンクタ間の信号の流 通がコントロールメモリの書替え期間中も継続できるマ卜リックススィッチ回路を提 供することにある。
    [0014] 本発明は、 コン卜ロールメモリとアナログスィッチアレイ間に、 インターフェイス を設け、 このインターフェイスで、 コントロールメモリの内容を瞬間的に読み出して 保持し、 この保持信号をアナログスィッチアレイに入/切制御信号として与えるよう にしたことを特徴とする。
    [0015] (図面の簡単な説明）
    [0016] 第 Ί図は本発明の一実施例を示すプロック図、
    [0017] 第 2図は第 Ί図におけるインターフェースの一例を示すブロック図、
    [0018] 第 3図乃至第 6図は本発明実施例回路における動作タイミングを示すタイムチヤ一 卜、
    [0019] 第 7図及び第 8図は本発明の他の実施例のブロック図、
    [0020] 第 9図は第 8図の回路の動作のタイムチヤ一卜、
    [0021] 第 Ί 0図は従来例のブロック図、
    [0022] 第 1 1図は従来回路における動作タイミングを示すタイムチャートである。
    [0023] 〔発明を実施するための最良の形態〕 一
    [0024] 以下、 図面を参照して本発明の実施例を詳細に説明する。
    [0025] 第 Ί図は、 本発明の一実施例を示すブロック図である。 第 Ί 0図と同一部分には、 周一の符号を付して示す。 この図において、 第 1〇図の従来例と異なる部分は、 アド レスデコーダ 1からのアドレスラインセレクト信号 SO , S1 , 〜S15を入力する第 1 , 第 2のコントロールメモリ 2a , 2b を設けると共に、 第 1 , 第 2のコン卜ロー ルメモリ 2a , 2 からの出力データをアナログスィッチアレイ 3に伝えるインター フェース 4を設けた点である。
    [0026] アドレスデコーダ 1は、 アドレスィネーブル信号 AE及びアドレス信号 AO〜A3 を入力とし、 アドレスラインセレクト信号 SO〜S15を出力する。 第 1及び第 2のコ ン卜ロールメモリ 2a及び 2b には、 アドレスデコーダ 1から、 それぞれアドレスラ インセレク卜信号 SO〜S7及び S8〜S15が印加されると共に、 データ信号 DO〜 D7 とマスターリセッ卜信号 MRがいずれも共通に印加されており、 第 1 , 第 2の各 コン卜ロールメモリ 2a , 2b からは、 それぞれ 64個の出力データ （スィッチマ卜 リックス制御信号） が出力される。
    [0027] インターフェース 4は、 コン卜ロールメモリ 2a ， 2 の出力データと、 インター フェースイネ一プル信号 I Eと、 最上位アドレス信号 A3 とが印加され、 64個のス イッチマ卜リックス制御信号をアナログスィッチアレイ 3に出力する。 ァドレスデコ ーダ 1、 第 1 , 第 2のコントロールメモリ 2a , 2b及ぴインターフェース 4は、 何 れもディジタル信号を扱っている。 アナログスィッチアレイ 3は、 ライン （入力線） L0〜し 8 とジャンクタ （出力線） JO〜J8 とを、 インタ一フェース 4からの制御 信号によってオンとなるスィッチを介して接続し、 アナログ信号を通過させる。
    [0028] このように構成した装置の動作を説明すれば、 以下の通りである。
    [0029] アドレスデコーダ に印加されたアドレス信号 AO〜A3 は、 アドレスィネーブル 信号 AEが "H" レベルとなった時、 デコードされ、 ラインセレク卜信号 SO〜S15 のうちの 1本が " H" レベルとなる。 アドレス信号の最上位アドレスビッ卜 A3 は第 1 , 第 2のコントロールメモリのどちらに書込みを行うかを指定するパンクセレク卜 信号となる。 第 Ί， 第 2の各コントロールメモリ 2a ， 2bは、 何れもラインセレク 卜信号が "H" レベルとなった ドレスラインにデータ入力 DO〜D7 を書込み、 そ のデータを記憶する。 各ラインセレク卜信号を照次 "H" レベルとし、 次々と各アド レスラインにデータの書込みを行い、 第 Ί， 第 2のコン卜ロールメモリ 2a , 2bの 全てにデータを書込んだ後は、 これらには本実施例の場合、 合計で Ί 28個のデータ を格納したことになる。 格納されたデータは、 必要に応じてマスターリセッ卜信号 M Rを第 1 , 第 2のコントロールメモリ 2a , 2b に与えることによって全てリセッ卜 することができる。
    [0030] インターフェース 4は、 第 1， 第 2のコントロールメモリ 2a , 21) からそれぞれ 出力される 64個のマ卜リックススイッチ制御信号のうち、 パンクセレクトが行なわ れていない方のコントロールメモリの 64個の制御信号をセレク卜し、 インターフエ ースィネーブル信号 I Eが " H" レベルのときにそれら制御信号を取込んで、 保持手 段に保持し、 これら保持した制御信号をマトリクススィッチ 3に与える。 これによつ て、 アナログスイッチアレイ 3の 8x8個のマ卜リックススィッチは、 インターフエ ース 4からの制御信号の内容に応じてオン/オフとなり、 ラインとジャンクタ間の入 /切状態が、 コン卜ロールメモリに予め書込んだデータの通りに設定される。
    [0031] 第 2図は、 第 1図におけるインターフェース 4の一例を示すプロック図である。 こ こではコントロールメモリのデータ Ί個当たりの回路を示しているが、 実際には 6 4 個のこのような回路がインターフヱース 4内に設けられている。 第 2図の回路は、 第 1のコン卜ロールメモリ 2 a からの制御信号が一つの入力端に印加され、 他の一つの 入力端に最上位アドレス信号 A3 が反転して印加されるアンドゲート と、 第 2の コン卜ロールメモリ 2 b からの制御信号が一つの入力端に印加され他の一つの入力端 に最上位アドレス信号 A 3 がそのまま印加されるアンドゲー卜 G 2と、 両ゲー卜 G 1 , G 2の出力信号のオアをとるオアゲート G 3と、 このオアゲート G 3の出力をインタ 一フェースィネーブル信号 I Eに従って新続するスィッチ回路 L Cと、 スィッチ回路 L Cを通過した信号を記億するフリップフロップ F Fとで構成されている。
    [0032] このように構成されたインターフェイス 4において、 最上位アドレス信号 A 3 に従 つて、 第 Ί , 第 2のコン卜ロールメモリ 2 a , 2 b の何れか一方からの制御信号がァ ンドゲ一卜 G 2によってセレクトされ、 このセレク卜された制御信号がインタ ーフヱースィネーブル信号 I Eによって、 フリップフロップ F Fに記億されてアナ口 グスィッチアレイ 3に与えられる。 このため、 アナログスィッチアレイ 3のマ卜リク ススィッチは、 フリップフロップ F Fの記億値に従って入 Z切となり、 この状態は、 インターフェイスィネーブル信号 I Eが反転してスィッチ回路 L Cが遮新状 になつ ても維持される。 従って、 この間に、 コン卜ロールメモリ 2 a ， 2 b のどちらもその 内容を書替えることができる。 すなわち、 アナログスィッチアレイ 3のマ卜リクスス イッチの入 Z切状態に何等の影響も与えることなく、 コントロールメモリ 2 a , 2 b の書替えを行うことができる。 尚、 マ卜リクススイッチ制御信号を保持する手段とし ては、 フリップフロップ F Fに代えて、 ホールドコンデンサを使用してもよい。 この 場合、 ホールドコンデンサとしては、 アナログスィッチアレイ 3の各マ卜リツクスス イッチの制御信号線が有している浮遊容量を利用することもできる。
    [0033] このような本発明のマ卜リクススイッチ回路を超音波診断装置のディレイマップ形 成装置として利用した場合、 例えば次のような利用が可能である。 先ず、 第 3図に示 すタイムチャートのように、 第 1 , 第 2のコントロールメモリ 2 a , 2 の内容は、 エコー受信に並行して随時書替えが可能となる。 すなわち、 インターフェイス 4の保 持手段に保持した制御信号によって、 モード 1のエコー受信をしている閻に、 コント ロールメモリ 2 a の内容を次のモード 2用に書替え、 モード 2が開始する 2 の時点 で、 インターフェイス 4によりコントロールメモリ 2 a の内容を保持手段に移し、 マ 卜リクススイッチの入 Z切状態をモード 2用に切換える。 一方コントロールメモリ 2 b については、 コントロールメモリ 2 a の書き込みが完了した時点 t 1 からモード 3 のエコー受信の開始時点 1 4 までの間にモード 3用の制御信号の書き込みを行い、 t 4 時点でインターフヱイス 4の保持手段に移す。 また、 t 2 時点で内容を保持手段に 移したコントロールメモリ 2 a は、 コントロールメモリ 2 b の書き込みの完了次第、 t 3 時点からモード 4用の書替えを始めることができる。
    [0034] 第 4図は、 ドップラー付フ Xィズドアレイセクタ走査型超音波診断装置に適用する ことを想定した場合の動作タイミングを示すタイムチヤ一卜である。 この場合には、 Bモードと Dモード （ドッブラモード） 用の制御信号をコントロールメモリ 2 a と 2 b.に交互にマッピングすることとなるが、 微弱な信号を取り扱う 0モードのエコー受 信の最中には、 どちらのコントロールメモリの書替えも行わないようにしてメモリの 書替えに伴うノイズの影響を無くしている。 なお、 Bモードのディレイマップは、 1 回のエコー受信ごとに異なるが、 Dモードにおいては、 サンプルポジションを変更し ない限り、 毎回のエコー受信とも周じディレイマップでラわれる。 従って、 一方のコ ン卜ロールメモリ 2 a は初期設定のみで、 書替えは不要となる。 なお、 Bモード用の ディレイマップの書替えは、 第 5図のようにレンジゲー卜期間 R Gを外すのであれば、 Dモードのエコー受信期間中に行ってもよい。
    [0035] また、 第 6図に示すように、 例えば一方のコン卜ロールメモリ 2 a 側に、 Bモード におけるエコー受信時に、 それぞれ異なった受波の焦点距離 F 1 , F 2 , F 3…とな るような制御信号を顆次書込んでインターフェイス 4の保持手段に移せば、 セクタ走 査におけるリアルタイムダイナミックフォーカスを行うことができる。 因みに、 1回 のエコー受信継続時圜が 2 0 0 ^ s 、 ディレイマップ書替えに要する時間が 4 0 s とすれば、 5段のダイナミックフォーカスが最大可能である。
    [0036] 第 7図及び第 8図は、 本発明の更に別の実施例を示すブロック図である。 第 7 ϋの 実施例では、 コン卜ロールメモリを 2 a , 2 b , 2 c のように 3個設け、 インターフ エース 4は、 アドレス信号の最上位 2ビッ卜 A 3 ， A によって、 3.個のコン卜ロー ルメモリ 2 a , 2 b , 2 c の何れか一つからの制御信号をセレク卜するように構成し たちのである。
    [0037] 第 8図の実施例では、 コントロールメモリを 1個としたものである。 この例では、 インターフヱース 4内の保持手段の内容でアナログスィツチアレイ 3が制御されてい る間に、 コン卜ロールメモリ 2内の内容が書替えられる。 このような実施例によって Bモードと Dモードのエコー受信を行う場合の動作タイミングを第 9図に示す。 以上説明したように、 本発明によれば、 ラインとジャンクタの入/切状態を維持し たまま、 即ち、 信号がスィッチを通過している状態でコントロールメモリの内容を書 替えることのできるマ卜リックススィツチ回路が実現できる。
    [0038] 本発明のマ卜リックススイツチ回路を用いて、 超音波診断装置におけるディレイマ ップ形成装置を構成すれば、 各モード間の移行をコントロールメモリの書替えによる おくれなしに瞬時に行うことができる。
    [0039] 以上、 発明を実施するための最良の形態について説明したが、 この技術分野の通常 の知識を持つ者にとっては、 以下の請求の範囲に示されている発明の概念を逸脱する ことなく種々の変形を行うことが可能である。
    权利要求:
    Claims

    請求の範囲
    1 互いに交差する複数の信号線の各交点に配置された複数のアナログスィッチを有 するアナログスィッチアレイ （3) 、
    このアナログスィッチアレイの個々のアナログスィッチの入 /切を指定する制御信 号を個々のアナログスィッチごとに記憶する書替え可能なコントロールメモリ （2) - および
    このコン卜ロールメモリからそこに記億された個々のアナログスィッチごとの制御 信号を取込む信号取込み手段 （ LC) と、 この信号取込み手段によって取込まれた制 御信号を保持する保持手段 （FF〉 とを有し、 この保持手段に保持された制御信号を アナログスィッチアレイの個々のアナログスィッチに与えるインターフェイス （4) を具備するマ卜リックススィッチ回路。
    2 互いに交差する複数の信号線の各交点に配置された複数のアナログスィッチを有 するアナログスィッチアレイ （3) 、 一
    このアナログスィッチアレイの個々のアナログスィッチの入/切を指定する制御信 号を個々のアナログスィッチごとに記億する書替え可能な複数のコントロールメモリ ( 2a , 2b , 2c ) 、 および
    これら複数のコン卜ロールメモリのうちの一つを選択する選択手段 （G1 , G2) と、 選択されたコン卜ロールメモリからそこに記億された個々のアナログスィッチご との制御信号を取込む信号取込み手段 （ LC〉 と、 この信号取込み手段によって取込 まれた制御信号を保持する保持手段 （FF) とを有し、 この保持手段に保持された制 御信号をアナログスィッチアレイの個々のアナログスィッチに与えるインターフェイ ス （4〉
    を具備するマ卜リックススィッチ回路。
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0199601B1|1991-12-04|Cross point switch array
    US5313437A|1994-05-17|Semiconductor memory device
    US9229097B2|2016-01-05|Architecture of single substrate ultrasonic imaging devices, related apparatuses, and methods
    CA1236210A|1988-05-03|Phased array acoustic imaging system
    Thurstone et al.1974|A new ultrasound imaging technique employing two-dimensional electronic beam steering
    DE3742550C2|1993-03-25|
    KR100257867B1|2000-06-01|2차 캐시를 구비한 시스템 장치 및 동기형 메모리 장치
    US6963502B2|2005-11-08|Apparatus for dividing bank in flash memory
    EP0053834B1|1987-08-26|Beamforming apparatus and method for ultrasonic imaging systems
    JP2781350B2|1998-07-30|同期式ｄｒａｍのヒドン・セルフ・リフレッシュ方法及び装置
    US5912854A|1999-06-15|Data processing system arranged for operating synchronously with a high speed memory
    US4024512A|1977-05-17|Line-addressable random-access memory
    DE19524505C2|2000-05-18|Verfahren und Vorrichtung zur digitalen Strahlformung
    US6278711B1|2001-08-21|Method and apparatus for manipulating an ATM cell
    US4943946A|1990-07-24|Control system for chained circuit modules
    US5185744A|1993-02-09|Semiconductor memory device with test circuit
    EP0836281A1|1998-04-15|Programmable logic circuit
    US9151832B2|2015-10-06|Systems and methods for ultrasound beam forming data control
    US7313053B2|2007-12-25|Method and apparatus for controlling scanning of mosaic sensor array
    US5625583A|1997-04-29|Analog memory system having an integrated circuit frequency domain processor
    US7394052B2|2008-07-01|Parallel processing logic circuit for sensor signal processing
    CA1242267A|1988-09-20|Real time display of an ultrasonic compound image
    US20030037219A1|2003-02-20|Frame memory circuit
    US6126602A|2000-10-03|Phased array acoustic systems with intra-group processors
    US5699530A|1997-12-16|Circular RAM-based first-in/first-out buffer employing interleaved storage locations and cross pointers
    同族专利:
    公开号 | 公开日
    JPS61187846A|1986-08-21|
    EP0211960A1|1987-03-04|
    JPH026531B2|1990-02-09|
    EP0211960A4|1988-09-07|
    US4803486A|1989-02-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1986-08-28| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1986-08-28| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE GB |
    1986-10-01| WWE| Wipo information: entry into national phase|Ref document number: 1986901487 Country of ref document: EP |
    1987-03-04| WWP| Wipo information: published in national office|Ref document number: 1986901487 Country of ref document: EP |
    1990-09-22| WWW| Wipo information: withdrawn in national office|Ref document number: 1986901487 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP60/27769||1985-02-15||
    JP2776985A|JPH026531B2|1985-02-15|1985-02-15||DE1986901487| DE211960T1|1985-02-15|1986-02-14|Matrix-vermittlungsanordnung.|
    [返回顶部]